SJ/T 10607-1994 半导体集成电路门阵列设计总则

SJ/T 10607-1994.Gate array design generals for semiconductor integrated circuits. 1主题内容与适用范围 SJ/T 10607规定了半导体集成电路门阵列(以7下简称门阵列)设计的基本要求、用户和供应方之间的接口以及双方共同遵遵循的设计原则。 本标准适用于门阵列电电路的设计。 2术语 2.1门阵列gate rry 一种预先规定芯片面积和基本单元几何图形的集成电路。供应方，只储遍过他用相互连线的掩模领就可实现用户定制的电路。 2.2有通道门阵列chanele 8pt 一种预先规定电路元件区城和相互连线区域的门阵列。 2.3无通道门channellessgate or seaogate 一种只有电路元件区域而不预留相互连线区域的门阵列。 2.4电路元件cicit elemet 电路中除相互连线以外的基本组成成部分,它可以是晶体晶体管、电容或电阻等。 2.5单元cell 能完成某一功能且具有特定的布后布线和连接端的电路元件。 2.6基本单元biclll 牛组成的单位单元。为了便于集成,由晶体管管和/或无源元件组 2.7宏单元macro 具有特定电连接关系的一组单元,其特性由组成文单元的特性决定。 3半导体专用 集成电路设计方法分类设计方法的分类见图1。